在实际电路里,TTL与非门多余端为什么不能悬空?
来源:学生作业帮 编辑:搜搜做题作业网作业帮 分类:综合作业 时间:2024/08/18 20:44:07
在实际电路里,TTL与非门多余端为什么不能悬空?
![在实际电路里,TTL与非门多余端为什么不能悬空?](/uploads/image/z/18507758-14-8.jpg?t=%E5%9C%A8%E5%AE%9E%E9%99%85%E7%94%B5%E8%B7%AF%E9%87%8C%2CTTL%E4%B8%8E%E9%9D%9E%E9%97%A8%E5%A4%9A%E4%BD%99%E7%AB%AF%E4%B8%BA%E4%BB%80%E4%B9%88%E4%B8%8D%E8%83%BD%E6%82%AC%E7%A9%BA%3F)
1:TTL电路的输入端,如果悬空时,会自动上浮成高电平,就是“1”.TTL与门的输入端悬空有时可以,TTL或门的输入端就一定不能悬空!
2:输入端悬空容易被干扰,因此通常要接到固定的电平.
2:输入端悬空容易被干扰,因此通常要接到固定的电平.
为什么TTL门的输入端悬空相当于逻辑高电平?实际电路中TTL与非门输入端能否悬空?为什么?
为什么TTL与非门输入端悬空相当于接高电平?实际电路中,闲置管脚应如何处理?
CMO与TTL与非门电路多余输入端的处理方法,各种输入方法之间有什么特点
TTL与非门的输入端悬空为什么相当于接入高电平,它与CMOS或非门闲置输入端,该如何处理?
TTL集成与非门电路中不用的输入端如何处理
数字电路,TTL 与非门电路中的一个疑问.有图
为什么TTl门电路的输入端悬空时相当于逻辑1
为什么TTL门电路输入端悬空或者通过大电阻接地时相当于高电平?
为什麽CMOS电路的输入端不准悬空,而TTL电路的输入端不准串接大电阻?
在做门电路的逻辑功能测试时,多余的与非门的输入端如何处理?为什么?
在实验中,为什么TTL与非门输入端接入一电阻后,其阻值的大小会影响输出逻辑
与非门多余端应如何处理